CPU Entwurf mit VHDL - Cheatsheet

Grundlegende Syntax und Semantik von VHDL

Definition:

Grundstruktur und grundlegende Regeln der Beschreibungssprachen in VHDL; Fokus auf Syntax (Schreibweise) und Semantik (Bedeutung).

Details:

• Entity: Definiert Schnittstellen eines Designs. Syntax: entity NAME is Port (...); end entity;
• Architecture: Beschreibt internes Verhalten und Struktur. Syntax: architecture ARCH_NAME of ENTITY_NAME is...begin...end architecture;
• Signale: Interne Verbindungen und Zustände. Deklaration: signal SIGNAL_NAME: TYPE;
• Prozesse: Sequenzieller Codeabschnitt, reagiert auf Signalveränderungen. Syntax: process (SENSITIVITY_LIST) begin...end process;
• IF-/CASE-Anweisungen: Kontrollstrukturen zur Steuerung des Ablaufes.
• Variablen: Lokale Daten innerhalb von Prozessen. Deklaration: variable VAR_NAME: TYPE;
• Assignments: Zuweisungen von Werten. Signal: <<=; Variable: :=

Modellierung digitaler Schaltungen

Definition:

Erstellung und Beschreibung von digitalen Schaltungen durch Verwendung von Hardwarebeschreibungssprachen wie VHDL.

Details:

• Digitale Schaltungen durch logische Gatter und Flip-Flops modelliert
• Verwendung von VHDL zur präzisen Definition des Verhaltens und der Struktur von Schaltungen
• Simulation zur Verifizierung des Verhaltens
• Synthese zur Umsetzung der Schaltung in eine physische Form
• Beispiele für primitive Bausteine: AND, OR, NOT, XOR, D-Flip-Flops
• Hierarchische Modellierung: Kombination von untergeordneten Modulen zu komplexeren Systemen

Design von ALUs (Arithmetic Logic Units)

Definition:

Design von ALUs umfasst die Planung und Implementierung von Berechnungseinheiten, die arithmetische und logische Operationen innerhalb der CPU ausführen.

Details:

• Wesentliche Operationen: Addition, Subtraktion, AND, OR, XOR, NOT
• Typischer Aufbau: Eingangsauswahl, Logikgatter, Volladdierer
• Eingänge: Operand A, Operand B, Steuerleitungen
• Ausgänge: Ergebnis, Flags (Carry, Overflow, Zero, Negativ)
• Latenz und Schaltungsoptimierung beachten
• Im VHDL erfolgt die Definition durch entity und architecture
• Beispiel VHDL Addition: Y <= A + B;

Kontrolleinheiten und Steuermechanismen

Definition:

Kontrolleinheiten und Steuermechanismen in VHDL sind essenziell für die Verwaltung und Ausführung von Befehlen in der CPU. Sie steuern den Datenfluss und die Operationen der Verarbeitungseinheiten durch spezifische Steuerungsbefehle.

Details:

• Kontrolleinheit ist verantwortlich für die Interpretation und Ausführung von Instruktionen.
• Steuermechanismen verwenden Zustandsautomaten (FSM) zur Befehlskontrolle.
• Signale und Steuerleitungen werden verwendet, um Operationen zu synchronisieren und zu steuern.
• Wichtige Bausteine umfassen Multiplexer, Demultiplexer und Register.
• In VHDL werden diese durch Prozessblöcke und Sequenzen von Zustandsübergängen modelliert.

Verifikationsmethoden und -werkzeuge

Definition:

Methoden und Werkzeuge zur Überprüfung der Funktionalität und Korrektheit von VHDL-Entwürfen.

Details:

• Synthese: Testet, ob das Design synthetisierbar ist.
• Simulation: Überprüft Verhalten und Funktionalität durch Testbenches.
• Formale Verifikation: Mathematische Methoden zur Beweisführung der Korrektheit.
• Timing-Analyse: Überprüfung von Timing-Anforderungen im Design.
• Model Checking: Automatische Verifikation durch Zustandsraum-Exploration.
• Werkzeuge: ModelSim, Vivado, Quartus Prime.

Parameterisierbare Module und Generics

Definition:

Ermöglichen flexible und wiederverwendbare, generische Hardware-Designs in VHDL.

Details:

• Generics: Parameter zur Spezifikation von Designparametern bei der Komponentendefinition (z.B. Busbreite).
• Syntax: Definiert innerhalb des Generics-Blocks in einer Entity.
• Beispiel: entity example is generic (WIDTH: integer := 8);
• Verwendung: Anpassung von Modulen bei der Instanziierung durch Angabe spezifischer Parameterwerte.
• Vorteile: Erhöhte Flexibilität, Wiederverwendbarkeit von Modulen, Reduktion von Code-Duplizierungen.

Leistungsoptimierungstechniken bei CPU-Designs

Definition:

Leistungsoptimierungstechniken beinhalten Methoden zur Steigerung der Effizienz und Geschwindigkeit von CPUs.

Details:

• Parallelisierung: Mehrere Aufgaben gleichzeitig ausführen
• Pipelining: Überlappende Verarbeitung von Befehlen
• Caching: Schnellere Datenzugriffe durch Zwischenspeicherung
• Out-of-Order Execution: Befehle in einer optimalen Reihenfolge ausführen
• Branch Prediction: Vorhersage von Verzweigungen zur Minimierung von Wartezeiten
• Spekulative Ausführung: Vorzeitige Ausführung von Befehlen, um Leerlauf zu vermeiden
• Multithreading: Mehrere Threads gleichzeitig verarbeiten

Testbenches und automatisierte Tests mit VHDL

Definition:

Testbänke und automatisierte Tests in VHDL ermöglichen die funktionale Verifikation von VHDL-Designs durch Simulation.

Details:

• Testbench erstellt eine Umgebung zur Simulation des Designs
• Besteht aus DUT (Device Under Test) und Testvektoren
• Automatisierte Tests führen Testvektoren durch Skripte oder Testbench-Mechanismen aus
• Simulationswerkzeuge: ModelSim, GHDL, etc.
• Assert-Befehle in VHDL zum Überprüfen der Ausgabewerte
• Beispiel für Testbench: Einfaches Stimulus-Verfahren