Entwurf integrierter Schaltungen I - Exam.pdf

Entwurf integrierter Schaltungen I - Exam
Entwurf integrierter Schaltungen I - Exam Aufgabe 1) Eine Schaltung beschreibt eine logische Funktion auf der Grundlage der gegebenen Wahrheitstabelle. Aufgabe ist es, diese Schaltung so zu entwerfen, dass die Anzahl der benötigten Logikgatter minimiert wird, die Schaltung optimiert wird und zeitliche Anforderungen erfüllt werden. Es stehen die folgenden Methoden zur Verfügung: Verwendung von bool...

© StudySmarter 2024, all rights reserved.

Entwurf integrierter Schaltungen I - Exam

Aufgabe 1)

Eine Schaltung beschreibt eine logische Funktion auf der Grundlage der gegebenen Wahrheitstabelle. Aufgabe ist es, diese Schaltung so zu entwerfen, dass die Anzahl der benötigten Logikgatter minimiert wird, die Schaltung optimiert wird und zeitliche Anforderungen erfüllt werden. Es stehen die folgenden Methoden zur Verfügung:

  • Verwendung von boolescher Algebra zur Vereinfachung der logischen Ausdrücke
  • Grafische Vereinfachung mithilfe der Karnaugh-Karte (K-Map)
  • Systematische Reduktion durch das Quine-McCluskey-Verfahren
  • Optimierung der kritischen Pfade zur Reduzierung der Latenz
  • Vermeidung von Hazard in zeitlich kritischen Anwendungen
  • Berücksichtigung der physikalischen Layout-Beschränkungen bei der Optimierung

Aufgabe 2)

Karnaugh-Diagramm zur Vereinfachung von Schaltkreisen Ein Schaltkreis verwendet die logischen Variablen A, B, C und D. Die Ausgangsvariable F hängt von diesen vier Variablen ab. Die zugehörige Wahrheitstabelle und die Karnaugh-Diagramm-Darstellung sind unten angegeben.

  • Wahrheitstabelle:
'| A | B | C | D | F ||---|---|---|---|---|| 0 | 0 | 0 | 0 | 0 || 0 | 0 | 0 | 1 | 1 || 0 | 0 | 1 | 0 | 1 || 0 | 0 | 1 | 1 | 1 || 0 | 1 | 0 | 0 | 0 || 0 | 1 | 0 | 1 | 0 || 0 | 1 | 1 | 0 | 1 || 0 | 1 | 1 | 1 | 1 || 1 | 0 | 0 | 0 | 1 || 1 | 0 | 0 | 1 | 1 || 1 | 0 | 1 | 0 | 0 || 1 | 0 | 1 | 1 | 0 || 1 | 1 | 0 | 0 | 1 || 1 | 1 | 0 | 1 | 0 || 1 | 1 | 1 | 0 | 0 || 1 | 1 | 1 | 1 | 0 |'
  • Karnaugh-Diagramm:
'       CD     00 01 11 10AB00 | 0 | 1 | 1 | 1 |01 | 0 | 0 | 1 | 1 |11 | 1 | 0 | 0 | 0 |10 | 1 | 1 | 0 | 0 |'

a)

Teilaufgabe A:

Analysiere das Karnaugh-Diagramm für die Ausgangsvariable F und identifiziere alle möglichen Gruppen (2er-, 4er- und 8er-Gruppen). Notiere dir die Implikanten (minimale Terme) und gib den minimalen disjunktiven Normalform (DNF) Ausdruck an.

Lösung:

Um das Karnaugh-Diagramm zu analysieren und die minimalen Terme zu identifizieren, folge diesen Schritten:

  • Schritt 1: Betrachte das Karnaugh-Diagramm, wie unten dargestellt:
       CD     00 01 11 10AB00 | 0 | 1 | 1 | 1 |01 | 0 | 0 | 1 | 1 |11 | 1 | 0 | 0 | 0 |10 | 1 | 1 | 0 | 0 |
  • Schritt 2: Identifiziere alle möglichen Gruppen:
  • 2er-Gruppen:
    • (AB=00, CD=01) und (AB=00, CD=11)
    • (AB=00, CD=11) und (AB=00, CD=10)
    • (AB=01, CD=10) und (AB=10, CD=10)
    • (AB=10, CD=00) und (AB=10, CD=01)
  • 4er-Gruppen:
    • (AB=00, CD=01, CD=11, CD=10)
    • (AB=00, AB=10, CD=01, CD=11)
  • Schritt 3: Notiere die minimalen Terme der identifizierten Gruppen:
  • 2er-Gruppen:
    • (AB=00, CD=01) und (AB=00, CD=11): \(\bar{A}\bar{B}C\)
    • (AB=00, CD=11) und (AB=00, CD=10): \(\bar{A}\bar{B}\bar{D}\)
    • (AB=01, CD=10) und (AB=10, CD=10): \(B\bar{C}D\)
    • (AB=10, CD=00) und (AB=10, CD=01): \(A\bar{B}\bar{C}\)
  • 4er-Gruppen:
    • (AB=00, CD=01, CD=11, CD=10): \(\bar{A}\bar{B}\)
    • (AB=00, AB=10, CD=01, CD=11): \(\bar{B}C\)
  • Schritt 4: Schreibe den minimalen disjunktiven Normalform (DNF) Ausdruck:

Die minimalen disjunktiven Normalform (DNF) für F ist:

F = \bar{A}\bar{B}C + \bar{A}\bar{B}\bar{D} + B\bar{C}D + A\bar{B}\bar{C} + \bar{A}\bar{B} + \bar{B}C

b)

Teilaufgabe B:

Erläutere einen möglichen Algorithmus zur Überführung des gefundenen DNF Ausdrucks in die minimale konjunktive Normalform (KNF). Gehe dabei graphisch auf die relevantesten Gruppen ein und beschreibe die notwendigen Schritte.

Lösung:

Um den DNF-Ausdruck in die minimale konjunktive Normalform (KNF) zu überführen, gibt es mehrere Schritte. Hier ist ein möglicher Algorithmus, um diesen Übergang zu erreichen:

  • Schritt 1: Bestimme die 0-MinimaIdentifiziere alle Einträge mit Wert „0“ in der Wahrheitstabelle und den entsprechenden Positionen im Karnaugh-Diagramm.
       CD     00 01 11 10AB00 | 0 | 1 | 1 | 1 |01 | 0 | 0 | 1 | 1 |11 | 1 | 0 | 0 | 0 |10 | 1 | 1 | 0 | 0 |
  • Schritt 2: Identifiziere Gruppen für 0-MinimaBilde Gruppen aus den 0-Minima im Karnaugh-Diagramm (möglichst große Gruppen wie 2er-, 4er- oder 8er-Gruppen).
  • Es gibt folgende wichtige Gruppen für 0-Minima:
  • Eine Gruppe (AB=00, CD=00)
  • Eine Gruppe (AB=01, CD=00 und CD=01)
  • Eine Gruppe (AB=11, CD=01 und CD=11)
  • Eine Gruppe (AB=10, CD=10 und CD=11)
  • Schritt 3: Formuliere die Implikanten der KNFSchreibe die negierten Terme für jede dieser Gruppen (da wir hier mit 0-Minima arbeiten, negieren wir die Variablen).
  • Für (AB=00, CD=00): \(\bar{A} + \bar{B} + \bar{C} + \bar{D}\)
  • Für (AB=01, CD=00 und CD=01): \(\bar{A} + B + \bar{C}\)
  • Für (AB=11, CD=01 und CD=11): \(A + B + C\)
  • Für (AB=10, CD=10 und CD=11): \(A + \bar{B} + \bar{C}\)
  • Schritt 4: Formuliere die KNF als ProduktVerwende die Implikanten aus Schritt 3, um den KNF-Ausdruck zu bilden, indem diese in ein Produkt umgewandelt werden:
KNF = (\bar{A} + \bar{B} + \bar{C} + \bar{D}) \cdot (\bar{A} + B + \bar{C}) \cdot (A + B + C) \cdot (A + \bar{B} + \bar{C})
  • Schritt 5: MinimalisierungÜberprüfe die KNF auf mögliche Redundanzen und vereinfache sie, falls möglich, d.h. by removing any variables from the clauses that are not necessary for making the clause true in all cases where F=0.

Nach dem Prozess ergibt sich:

KNF = (\bar{A} + \bar{B} + \bar{C} + \bar{D}) \cdot (\bar{A} + B + \bar{C}) \cdot (A + B + C) \cdot (A + \bar{B} + \bar{C})

Aufgabe 3)

Funktionsweise von nMOS- und pMOS-Transistoren

nMOS- und pMOS-Transistoren sind die grundlegenden Bauelemente in CMOS-Technologien. Sie arbeiten als elektronische Schalter und Verstärker.

  • nMOS: Leitet Strom, wenn positive Spannung am Gate, Source meist an Masse.
  • pMOS: Leitet Strom, wenn negative Spannung am Gate, Source meist an VDD.
  • Arbeitsbereiche: Sperrbereich, linearer Bereich, Sättigungsbereich.
  • Schaltverhalten: Schaltet bei VGS größer (nMOS) bzw. kleiner (pMOS) als die Schwellen-Spannung Vth.
  • Formeln: Drainstrom im Sättigungsbereich: \( I_D = \frac{1}{2} \mu_n C_{ox} \frac{W}{L} (V_{GS} - V_{th})^2 \) (nMOS)

a)

(a) Gegeben sind die folgenden Parameter für einen nMOS-Transistor: \( \mu_n = 450 cm^2/Vs \), \( C_{ox} = 2.3 \times 10^{-8} F/cm^2 \), \( W = 10 \mu m \), und \( L = 2 \mu m \). Berechne den Drainstrom \( I_D \), wenn \( V_{GS} = 2V \) und \( V_{th} = 0.7V \).

Lösung:

(a) Um den Drainstrom \( I_D \) eines nMOS-Transistors zu berechnen, kannst Du die gegebene Formel für den Sättigungsbereich verwenden:

\[ I_D = \frac{1}{2} \mu_n C_{ox} \frac{W}{L} (V_{GS} - V_{th})^2 \]

Die gegebenen Parameter sind:

  • \( \mu_n = 450 \, cm^2/Vs = 450 \, \times \, 10^{-4} \, m^2/Vs \)
  • \( C_{ox} = 2.3 \, \times \, 10^{-8} \, F/cm^2 = 2.3 \, \times \, 10^{-4} \, F/m^2 \)
  • \( W = 10 \, \mu m = 10 \, \times \, 10^{-6} \, m \)
  • \( L = 2 \, \mu m = 2 \, \times \, 10^{-6} \, m \)
  • \( V_{GS} = 2V \)
  • \( V_{th} = 0.7V \)

Setze die Werte in die Formel ein:

\[ I_D = \frac{1}{2} \cdot (450 \, \times \, 10^{-4}) \cdot (2.3 \, \times \, 10^{-4}) \cdot \frac{10 \, \times \, 10^{-6}}{2 \, \times \, 10^{-6}} \cdot (2 - 0.7)^2 \]

Berechne nun separat die Terme:

  • \( \frac{1}{2} = 0.5 \)
  • \( 450 \, \times \, 10^{-4} = 0.045 \)
  • \( 2.3 \, \times \, 10^{-4} \)
  • \( \frac{10 \, \times \, 10^{-6}}{2 \, \times \, 10^{-6}} = 5 \)
  • \( (2 - 0.7)^2 = 1.3^2 = 1.69 \)

Setze die berechneten Werte in die Formel ein:

\[ I_D = 0.5 \, \times \, 0.045 \, \times \, 2.3 \, \times \, 10^{-4} \, \times \, 5 \, \times \, 1.69 \]

Nun multipliziere alle Terme:

\[ I_D = 0.5 \, \times \, 0.045 \, \times \, 2.3 \, \times \, 5 \, \times \, 1.69 \, \times \, 10^{-4} \]

\[ I_D = 0.5 \, \times \, 0.045 \, \times \, 11.615 \, \times \, 10^{-4} \]

\[ I_D = 0.2617875 \, \times \, 10^{-4} \]

\[ I_D = 2.617875 \, \times \, 10^{-5} \]

Der Drainstrom \( I_D \) beträgt also ungefähr 26.18 \( \mu A \).

b)

(b) Ein pMOS-Transistor hat die gleichen Parameter (\( \mu_p \) und \( C_{ox} \) sind identisch mit denen des nMOS-Transistors). Wenn der pMOS-Transistor in den Sättigungsbereich betrieben wird und \( V_{GS} = -2V \), \( V_{th} = -0.7V \), welcher Drainstrom \( I_D \) wird fließen?

Lösung:

(b) Um den Drainstrom \( I_D \) eines pMOS-Transistors zu berechnen, der in den Sättigungsbereich betrieben wird, verwenden wir eine ähnliche Formel wie für den nMOS-Transistor:

\[ I_D = \frac{1}{2} \mu_p C_{ox} \frac{W}{L} (|V_{GS} - V_{th}|)^2 \]

Da die Parameter \( \mu_p \) und \( C_{ox} \) identisch mit denen des nMOS-Transistors sind, können wir die gleichen Werte verwenden:

  • \( \mu_p = 450 \, cm^2/Vs = 450 \, \times \, 10^{-4} \, m^2/Vs \)
  • \( C_{ox} = 2.3 \, \times \, 10^{-8} \, F/cm^2 = 2.3 \, \times \, 10^{-4} \, F/m^2 \)
  • \( W = 10 \, \mu m = 10 \, \times \, 10^{-6} \, m \)
  • \( L = 2 \, \mu m = 2 \, \times \, 10^{-6} \, m \)
  • \( V_{GS} = -2V \)
  • \( V_{th} = -0.7V \)

Setze die Werte in die Formel ein:

\[ I_D = \frac{1}{2} \cdot (450 \, \times \, 10^{-4}) \cdot (2.3 \, \times \, 10^{-4}) \cdot \frac{10 \, \times \, 10^{-6}}{2 \, \times \, 10^{-6}} \cdot (|-2 - (-0.7)|)^2 \]

Berechne nun separat die Terme:

  • \( \frac{1}{2} = 0.5 \)
  • \( 450 \, \times \, 10^{-4} = 0.045 \)
  • \( 2.3 \, \times \, 10^{-4} \)
  • \( \frac{10 \, \times \, 10^{-6}}{2 \, \times \, 10^{-6}} = 5 \)
  • \( |-2 + 0.7| = |-1.3| = 1.3 \)
  • \( 1.3^2 = 1.69 \)

Setze die berechneten Werte in die Formel ein:

\[ I_D = 0.5 \, \times \, 0.045 \, \times \, 2.3 \, \times \, 5 \, \times \, 1.69 \times \ 10^{-4} \]

Nun multipliziere alle Terme:

\[ I_D = 0.5 \, \times \, 0.045 \, \times \, 11.615 \, \times \, 10^{-4} \]

\[ I_D = 0.2617875 \, \times \, 10^{-4} \]

\[ I_D = 2.617875 \, \times \, 10^{-5} \]

Der Drainstrom \( I_D \) beträgt also ungefähr 26.18 \( \mu A \).

c)

(c) Erkläre die verschiedenen Arbeitsbereiche (Sperrbereich, linearer Bereich, Sättigungsbereich) der nMOS- und pMOS-Transistoren und wie sich die Berechnung des Drainstroms \( I_D \) in jedem dieser Bereiche unterscheidet. Verwende dabei die entsprechende Formel für den Sättigungsbereich, wie oben angegeben, und leite die Formel für den linearen Bereich her.

Lösung:

(c) Die verschiedenen Arbeitsbereiche eines Transistors sind der Sperrbereich, der lineare Bereich und der Sättigungsbereich. Diese Bereiche definieren das Verhalten des Transistors unter verschiedenen Spannungsbedingungen.

Sperrbereich:

  • Im Sperrbereich ist der Transistor ausgeschaltet und es fließt kein oder nur ein vernachlässigbar kleiner Strom.
  • Für einen nMOS-Transistor tritt dieser Zustand ein, wenn \( V_{GS} < V_{th} \). Für einen pMOS-Transistor tritt dieser Zustand ein, wenn \( V_{GS} > V_{th} \).

Linearer Bereich:

  • Im linearen Bereich verhält sich der Transistor wie ein Verstärker oder ein steuerbarer Widerstand. Der Drainstrom \( I_D \) wird durch die Differenz aus \( V_{GS} \) und \( V_{th} \) sowie die Drain-Source Spannung \( V_{DS} \) bestimmt.
  • Für einen nMOS-Transistor gilt: \( V_{GS} > V_{th} \) und \( V_{DS} < V_{GS} - V_{th} \).
  • Für einen pMOS-Transistor gilt: \( V_{GS} < V_{th} \) und \( V_{DS} > V_{GS} - V_{th} \).
  • Die Formel für den Drainstrom im linearen Bereich (für nMOS) würde lauten:

\[ I_D = \, \mu_n C_{ox} \, \frac{W}{L} \, \big[(V_{GS} - V_{th}) V_{DS} - \frac{V_{DS}^2}{2}\big] \]

Die ableitung der Formel erfolgt durch Anwendung des Gradientenverfahrens an die Transistorgleichung.

Sättigungsbereich:

  • Im Sättigungsbereich arbeitet der Transistor als Schalter oder Verstärker mit maximalem Stromfluss.
  • Für einen nMOS-Transistor gilt: \( V_{GS} > V_{th} \) und \( V_{DS} \, \geq \, V_{GS} - V_{th} \).
  • Für einen pMOS-Transistor gilt: \( V_{GS} < V_{th} \) und \( V_{DS} \, \leq \, V_{GS} - V_{th} \).
  • Die Formel für den Drainstrom im Sättigungsbereich ist:

\[ I_D = \frac{1}{2} \, \mu_n C_{ox} \, \frac{W}{L} \, (V_{GS} - V_{th})^2 \]

Zusammenfassend können die verschiedenen Arbeitsbereiche eines Transistors unterschiedlich arbeiten, wobei jeder Bereich unterschiedliche Bedingungen und Formeln zur Berechnung des Drainstroms \( I_D \) erfordert.

Aufgabe 4)

In dieser Aufgabe analysierst Du die Signallaufzeiten in einem synchronen Schaltnetz und vergleichst die Charakteristika von synchronen und asynchronen Systemen. Betrachte eine integrierte Schaltung, die aus mehreren Komponenten besteht, ihre Arbeit über einen globalen Takt koordiniert und deren kritischer Pfad eine Gesamtlaufzeit von 10 ns hat. Untersuche die Vorteile und Nachteile beider Systemarten in Bezug auf Energieverbrauch, Takt-Skew und Designkomplexität.

a)

Ein synchrones System hat eine Setup-Zeit von 2 ns und eine Hold-Zeit von 1 ns. Berechne die minimale Taktperiode dieser Schaltung. Wie wirkt sich die Berechnung auf die maximale Taktfrequenz aus? Verwende die folgende Formel: \text{Taktperiode} \, \text{≥} \, \text{Setup-Zeit} + \text{Hold-Zeit} + \text{Laufzeit des kritischen Pfads} Danach gibst Du die maximale Taktfrequenz an, welche sich aus dem Kehrwert der Taktperiode ergibt.

Lösung:

Um die minimale Taktperiode eines synchronen Systems zu berechnen, verwenden wir die gegebene Formel:

TaktperiodeSetup-Zeit + Hold-Zeit + Laufzeit des kritischen Pfads

Setzen wir die gegebenen Werte ein:

  • Setup-Zeit: 2 ns
  • Hold-Zeit: 1 ns
  • Laufzeit des kritischen Pfads: 10 ns

Die minimale Taktperiode ist somit:

Taktperiode ≥ 2 \, \text{ns} + 1 \, \text{ns} + 10 \, \text{ns} = 13 \, \text{ns}

Die maximale Taktfrequenz ergibt sich aus dem Kehrwert der Taktperiode:

\[ \text{Taktfrequenz}_{\text{max}} = \frac{1}{\text{Taktperiode}} = \frac{1}{13 \, \text{ns}} = \frac{1}{13 \, \times 10^{-9} \, \text{s}} = 76.92 \, \text{MHz} \]

Somit beträgt die maximale Taktfrequenz ca. 76.92 MHz.

b)

Diskutiere anhand der Berechnungsergebnisse aus der ersten Teilaufgabe die Vor- und Nachteile synchroner Systeme im Vergleich zu asynchronen Systemen hinsichtlich der folgenden Aspekte:

  • Takt-Skew
  • Energieverbrauch
  • Design-Komplexität

Lösung:

In dieser Teilaufgabe analysieren wir die Vor- und Nachteile synchroner Systeme im Vergleich zu asynchronen Systemen in Bezug auf Takt-Skew, Energieverbrauch und Design-Komplexität.

  • Takt-Skew

    Ein großer Vorteil synchroner Systeme ist die Einfachheit des Timings, da alle Operationen durch einen globalen Takt synchronisiert werden. Dies erleichtert das Design und die Analyse von Schaltungen. Der Nachteil besteht darin, dass der Takt-Skew (Unterschied in der Ankunftszeit des Taktsignals an verschiedenen Komponenten) ein erhebliches Problem darstellen kann. Dieser Takt-Skew kann zu Timing-Problemen führen, wenn verschiedene Komponenten nicht gleichzeitig operieren.

  • Energieverbrauch

    Synchrone Systeme haben normalerweise einen höheren Energieverbrauch als asynchrone Systeme. Der Grund dafür ist, dass alle Komponenten bei jedem Taktzyklus aktiv sind, selbst wenn sie keine Ausgabe erzeugen. Asynchrone Systeme hingegen sind energieeffizienter, da sie nur aktiv sind, wenn sie tatsächlich eine Operation ausführen müssen.

  • Design-Komplexität

    Das Design synchroner Systeme ist in der Regel einfacher, weil der globale Takt das Timing sämtlicher Operationen koordiniert. Dies vereinfacht sowohl das Design als auch die Verifikation. Asynchrone Systeme können hingegen komplexer zu entwerfen und zu verifizieren sein, da sie keine zentralen Taktquelle haben und das Timing den Übergängen zwischen Operationen angepasst werden muss. Allerdings eliminiert dies auch das Problem des Takt-Skews.

Sign Up

Melde dich kostenlos an, um Zugriff auf das vollständige Dokument zu erhalten

Mit unserer kostenlosen Lernplattform erhältst du Zugang zu Millionen von Dokumenten, Karteikarten und Unterlagen.

Kostenloses Konto erstellen

Du hast bereits ein Konto? Anmelden